Use este identificador para citar ou linkar para este item: http://hdl.handle.net/123456789/2457
Registro completo de metadados
Campo DCValorIdioma
dc.contributor.authorGuardia, Hélio Crestana-
dc.date.accessioned2015-06-01T16:49:05Z-
dc.date.available2015-06-01T16:49:05Z-
dc.date.issued2015-06-01-
dc.identifier.urihttp://livresaber.sead.ufscar.br:8080/jspui/handle/123456789/2457-
dc.description.abstractO material apresenta a estrutura geral de um subsistema de Entrada/Saída, seus princípios do tratamento e complexidade. Destaca assuntos como: Hardware de E/S; Estrutura típica do barramento do PC; Comunicação entre CPU e controladoras; Endereços de algumas portas de I/O do PC; E/S programada – Polling; E/S por Interrupções; e Vetor de eventos do Intel Pentium. O material também trata do Acesso Direto à Memória e a operação de transferência por DMA; os dispositivos de Rede; as operações do subsistema de E/S (Escalonamento, Buferização, Caching, Spooling, Reserva de dispositivo); o tratamento de erros e as operações que podem estar sujeitas a falhas; e por fim, tratamento de requisições de E/S e o ciclo de vida de uma requisição de E/S.pt_BR
dc.language.isopt_BRpt_BR
dc.subjectSistemas operacionais; Hardwarept_BR
dc.titleGerenciamento de Entrada e Saídapt_BR
dc.typeApresentacaopt_BR
dc.description.disciplineSistemas Operacionaispt_BR
dc.description.courseSistemas de Informaçãopt_BR
Aparece nas coleções:Textos e apresentações

Arquivos associados a este item:
Arquivo Descrição TamanhoFormato 
SO_-_AT1-_Slides_Gerencia_de_ES.pdfapresentação865,37 kBAdobe PDFVisualizar/Abrir


Este arquivo é protegido por direitos autorais



Este item está habilitado sob uma Licença Creative Commons Creative Commons